EMC理论上的差模电流与共模电流&PCB布局布线思路

时间:2019-07-11 10:53       来源: 霓虹新闻站

我们解决EMC问题首先要了解电路中的差模电流和共模电流问题!

分析如下:

在上图中;最右边的共模实际上就是我们等效的辐射的信号源的等效天线模型-也称天线模!

共模(CM)电流和差模(DM)电流

骚扰电流在导线上传输时有两种方式:

共模电流:以相同的相位,往返于L,N线(或信号线)与地线之间的电流;

差模电流:往返于L和N线(或信号线与回流线)之间,并且幅度相同相位相反的电流.

一对导线上如流过差模电流则两条线上的电流大小相等,方向相反。而一般有用信号也都是差模电流。

一对导线上如流过共模电流则两条线上的电流方向相同。

骚扰电流在导线上传输时既可以差模方式出现,也可以共模方式出现. 但共模电流只有变成差模电流后,才能对有用信号构成骚扰。

差模骚扰电压: 线与线之间的骚扰电压,会骚扰有用信号.

共模骚扰电压: 即各条线与地之间的骚扰电压,会产生很强的辐射骚扰和传导骚扰,是电磁骚扰发射超标的主要原因之一

共模电流和差模电流可同时存在于一对导线中

产生共模电流的原因:

A.某些点地电位过高,与参考地之间存在共模电压,接有导线后产生共模电流;

B.外界电磁场在导线上产生感应电压,而产生共模电流

我再来分析PCB布局布线思路!

大环面积带来的问题:

A.辐射发射大,抗扰度差

B.磁通大,使串扰增大

电源完整性

A.当大量芯片内的电路输出级同时动作时,会产生较大的瞬态电流,这时由于供电线路上的引线电感的影响,电源线上和地线上电压就会波动和变化

B.良好的电源分配网络设计是电源完整性的保证

C.使用多层板,用电源平面代替电源线,降低供电线路上的引线电感.用接地平面代替地线,降低其引线电感.

D.电源平面和地平面相邻,使环路面积为零.

放置去耦电容,0.1μF~1μF 电容放置在电路板的电源输入端,而1000pF 电容则放置在电路板的每个有源器件的电源引脚和接地引脚上。

E.保证大电流器件电源的回流路径畅通无阻

PCB表面安装技术(SMT)

表面安装技术(SMT)是70年代末发展起来的新型电子装联技术,SMT是包括表面安装器件(SMD)、表面安装元件(SMC)、表面安装印制电路板(SMB)以及表面安装设备、在线测试等的总称。

曲线1为仅由单层板迹线引起的辐射,可见,辐射场强最大;

曲线2为同一单层板上,标准芯片的辐射;

曲线3为SMC芯片的辐射;

曲线4为由SMC所采用的多层板迹线的辐射,可见,减小了许多。

在印制板级控制电磁发射和抗扰度

印制板的EMC设计是产品EMC设计的基础

A.PCB设计即印制电路板.是在绝缘基材上,按预定设计,制成印制线路,印制元件或由两者组合而成的导电图形后制成的板。

B.它作为元器件的支撑,并且提供系统电路工作所需要的电气连接,是实现电子产品小型化、轻量化、装配机械化和自动化的重要基础部件,在电子工业中有广泛应用。

PCB的分类

A.按所用基材的机械特性。可以分为刚性电路板(RigidPCB) 、柔性电路板(Flex PCB)以及刚性柔性结合的电路板(Flex-Rigid PCB)

B.按导体图形的层数可分为单面/双面和多层印制板。目前使用的电路板多为高密度互连多层电路板(high density integrated board)。

刚性PCB

A.刚性PCB的通常使用纸质基材或玻璃布基材覆铜板制成,装配和使用过程不可弯曲。

B.刚性多层板又可分为普通多层板,带有激光孔的多层板和特殊结构多层板如(ALIVH等)

C.刚性板的特点是可靠性高,成本较低,但应用的灵活性差

普通多层板

A.机械钻孔可以贯穿所有线路层(通孔)或只贯穿部分线路层(盲,埋孔)

B.线宽线距最小0.1mm。机械钻孔一般孔径大于0.2mm

C.优点:成本低,加工周期短

D.缺点:钻孔较大,布线密度比较低

E.适用于比较简单的电路.

激光钻孔多层板

A.激光钻孔精度高,电镀后性能可靠

B.钻孔直径可小于0.1mm,节省pcb的表面安装面积,走线密度较高

C.目前能够加工的厂家比较多。

D.根据电路的复杂程度可以选择不同的叠层结构,易于控制成本

柔性板

A.柔性板(FPC)是使用可挠性基材制成的电路板,成品可以立体组装甚至动态应用

B.柔性板加工工序复杂,周期较长

C.柔性板的优势在于应用的灵活,但是其布线密度仍然无法和刚性板相比

D.柔性板的主要成本取决于其材料成本

PCB设计的原则

A.电气连接的准确性

B.电路板的可测试性

C.可靠性和环境适应性

D.工艺性(可制造性)

E.经济性等

高速设计的挑战

随着系统设计复杂性和集成度的大规模提高,电子系统的工作频率已经达到百兆甚至千兆的数量级。 

当系统工作在50MHz时,将产生传输线效应和信号的完整性问题;而当系统时钟达到120MHz时,除非使用高速电路设计知识,否则基于传统方法设计的PCB将无法工作。

单面板设计

单面板制造简单,装配方便,适用于一般电路要求,不适用于要求高的组装密度或复杂电路的场合。

如果印制电路板的布局设计合理,也可以实现电磁兼容性。

线路板走线的阻抗问题

精心的走线设计可以在很大程度上减少走线阻抗造成的骚扰。当频率超过数kHz时,导线的阻抗主要由导线的电感决定,细而长的回路导线呈现高电感(典型lOnH/cm),其阻抗随频率增加而增加。如果设计处理不当,将引起共阻抗耦合。

减小电感的方法有两个:

A.尽量减小导线的长度,如果可能,增加导线的宽度

B.使回流线尽量与信号线平行并靠近

导线的电感可以用下式计算:

L=0.002ln(2ph/W) (?H/cm)

式中:h是导线距离地线的高度,w是导线的宽度。高频时,对阻抗影响最大的是导线的长度,宽度、直径都是较次要的因素。

由于阻抗与走线宽度是对数关系,将宽度增加一倍仅使电感减少75%。

导线的电感也可用下式近似计算:

L=0.2 S [ln(2 S/W) + 0.5 + 0.2 W/S ](nH)

当:S/W 4

则:L = 0.2 S[ln(2 S/W)](nH)

式中,S为导线的长度(m)W为导线的宽度(m)。

两根载有相同方向电流的导线的电感为:

L = (L1 L2 -M2)/ (L1+ L2 - 2M)

式中, L1、L2分别为导线1和导线2的自感,M为互感。

当:L1 = L2

则:L = (L1 +M) / 2

两根电流方向相反的平行导线,由于互感作用,能够有效地

减少电感,可表示为:

L = L1 +L2 - 2M 当细导线相距1厘米以上时,互感可以忽略。

线路板走线的电感结构图如下:

A.两根带互感的,载有相同方向电流的平行导线,并连后的电感:L=(L1+M)/2

所以,可以通过多条导线并联来减小电感,M愈小,愈明显.例:两根长5cm,d= 0.5cm的导线,当L1=30nH,M=6nH时,L=18nH;M=0时,L=15nH.

B.两根带互感的,载有相反方向电流的导线,串联后的电感:L=L1+L2—2M,M愈大,L愈小.当M=L1,L1=L2时,L=0.信号线与回流线“形影不离”,电源线与地线也“形影不离”,都保证了L=0,阻抗为零,电磁骚扰发射为零。

PCB印制板布线

在印制板布线时,应先确定元器件在板上的位置,然后布置地线、电源线,再安排高速信号线,最后考虑低速信号线。

元器件的位置应按电源电压、数字及模拟电路、速度快慢、电流大小等进行分组,以免相互干扰。根据元器件的位置可以确定印制板连接器各个引脚的安排。所有连接器应安排在印制板的一侧,尽量避免从两侧引出电缆,减少共模辐射。

(1)电源线

在考虑安全条件下,电源线应尽可能靠近地线,以减小差模辐射的环面积,也有助于减小电路的交扰。

(2)时钟线、信号和地线的位置信号线与地线距离应较近,形成的环面积较小。

PCB布局小结

合理的布局是PCB设计成功的第一步.应在自动布局的基础上,用交互式布局进行调整.

A.首先,要考虑PCB尺寸大小,过大时,印制线条长,阻抗增加,抗扰能力下降,成本也增加.过小时,散热不好,串扰增加.

B.其次,按不兼容分割原则,确定特殊元器件位置.输入输出元件尽量远离,兼顾美观;

C.再次,把连线关系密切的元器件尽量放在一起,尤其要使高速线尽量短;

D.最后,按照电路流程安排各功能电路单元的位置,使布局便于信号流通,尽量减少和缩短各元器件之间的引线和连接,对全部元器件进行布局。

E.PCB是各类元器件的支撑件,并为它们提供互连,提供所要求的电气特性,如特性阻抗元器件等.

F.产品的高速,高密度,大容量化要求,又提出了许多新的功能要求,例如,信号完整性,防EMI对策等.

G.PCB设计就是把原理图变成PCB电路板,这不是一件容易的事情.普通PCB,只要做到布局布线合理即可;对多层板高速PCB,布线长度要严格限制,克服反射和串扰.实践证明,即使电路原理图设计正确,PCB设计不当,也会对产品造成不良后果.布线过程限定最高,技术最细,工作量最大.

PCB布线要求

A.电源线,地线加去耦电容;宽度: 地线电源线信号线

多层板

B.数字,模拟共地处理

数字电路频率高,模拟电路敏感度高.器件,信号线都要远离

数字地,模拟地只有一点连接

C.相邻两层的布线要互相垂直,防止感应耦合

D.输入输出端用的导线应避免相邻平行,必要时加线间地线

E.采用大面积铜箔时,应采用栅格状,以免长期受热后,发生膨胀和脱落,也有利于排除铜箔与基板间粘合剂受热产生的挥发性气体

F.大功率RF信号线放在PCB的中间层,并良好接地减少辐射

G直角走线等效为容性负载,阻抗减小,减缓tr,并造成反射,同时在直角尖端产生电磁骚扰发射

双面板布线设计

地线面

地线网格的极端形式是平行的导线无限多,构成了一个连续的导体平面,这个平面称为地线面。这在多层板中很容易实现,它能提供最小的电感。这种结构特别适合于射频电路和高速数字电路。通常的四层板中专门设置一个电源面,它能够在高频时提供一个低的“源-地”阻抗。

环路面积

地线面的一个主要好处是能够使辐射的环路最小。这保证了PCB的最小差模辐射和对外界骚扰的敏感度。

输入输出地的结构

为了减小电缆上的共模辐射,需要对电缆采取滤波和屏蔽技术。但不论滤波还是屏蔽都需要一个没有受到内部骚扰污染的干净地。

当地线不干净时,滤波在高频时几乎没有作用。除非在布线时就考虑这个问题,一般这种干净地是不存在。

干净地既可以是PCB上的一个区域,也可以是一块金属板。

所有输入输出线的滤波和屏蔽层必须联到干净地上。干净地与内部的地线只能在一点相连。这样可以避免内部信号电流流过干净地,造成污染。

多层板布线设计

对高速逻辑电路设计,使用单层板不能满足电磁兼容性要求时;应该研究多层板的应用。

①多层印制板设计

多层印制板设计中遇到的主要问题是电磁兼容设计。


多层印制板设计要决定选用的多层印制板的层数。多层印制板的层间安排随着电路而变,但应有以下共同原则:

(1)电源平面应靠近接地平面,并且安排在接地平面之下。

这样可以利用两金属平板间的电容作电源的平滑电容,同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用。

(2)布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。

布线层安排

A.PCB由电源层,接地层和信号层组成.合理选择层数,能减小PCB尺寸,能充分利用中间层设置屏蔽,实现就近接地,有效降低寄生电感,缩短信号传输长度,大幅降低信号交叉干扰等.四层板比双面板的骚扰发射低20dB.当然,层数越多,制造工艺越复杂,成本也越高.

B.S--布线层,必须与接地层或电源层相邻;G—接地层 P—电源层

G,P两者必须相邻,否则S间存在串扰,GP间存在最大环流,多电源供电时,各P之间由G隔开,以免P间AC耦合.

C.决定层数的因素:功能要求,信号分类隔离要求,阻抗控制要求,元器件密度,布线条数,振铃限制等.

(3)把数字电路和模拟电路分开,有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层,可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开,不能混用。

数字信号有很宽的频谱,是产生骚扰的主要来源。

(4)在中间层的印制线条形成带状线,在表面层形成微带线,两者传输特性不同。

(5)时钟电路和高频电路是主要的骚扰和辐射源,一定要单独安排、远离敏感电路。

(6)不同层所含的杂散电流和高频辐射电流不同,布线时,不能同等看待。

多层印制板设计中有两个基本原则用来确定印制线条间距和边距20-H原则 所有的具有一定电压的印制板都会向空间辐射电磁能量,为减小这个效应,线路面的物理尺寸都应该比最靠近的接地板的物理尺寸小20H,其中H是两层印制板的问距。

当尺寸小至10H时,辐射强度开始下降,

当尺寸小至20H时,辐射强度下降70%。

根据20-H原则,按照一般典型印制板尺寸,20H一般为3mm左右。

旁路电容与去耦电容的设计

设计印制板时经常要在电路上加电容器来满足数字电路工作时要求的电源平稳和洁净度。电路中的电容可分为去耦电容、旁路电容和容纳电容三类。

去耦电容用来滤除高速器件在电源板上引起的骚扰电流,为器件提供一个局域化的直流,还能减低印制电路中的电流冲击的峰值。

旁路电容能消除印制板上的高频辐射噪声,又称为整体去耦电容.一般为去耦电容量的10倍以上.电解电容则配合去耦电容滤除△I噪声。

时钟电路的电磁兼容设计

时钟电路在数字电路中占有重要地位。同时时钟电路也是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱可达160MHz,其可能辐射带宽可达十倍频,即能达到1.6GHz。因此,设计好时钟电路是保证达到整机辐射指标的关键。

时钟电路设计主要的问题有如下两个方面。

1.减小时钟环路面积;

2.传输延迟和阻抗匹配;其相关计算公式如下:

由于集成电路技术的飞速发展,其速度,规模和功能不断扩大.随着主频的提高,布线密度的增加以及大量数模混合电路的应用,对以时钟为代表的高速电路设计的要求越来越高.而且,它还是主要的骚扰源.因此,做好时钟电路设计,是保证产品通过EMC试验的关键

A.减小时钟环路面积,可减小差模和共模辐射,并减小感应耦合和串扰

B.PCB或MCM中的传输线类型:

传输线包括信号路径和返回路径

A.微带线:PCB外层的走线,只有一根带状导线和一个参考面.类型:埋式或非埋式如果线的厚度,宽度,介质的介电常数以及与参考面之间的距离是可控的,则它的特性阻抗也是可控的.

B.带状线:介于两个参考面之间的内层走线. 类型:埋式或非埋式如果线的厚度,宽度,介质的介电常数以及与参考面之间的距离是可控的,则它的特性阻抗也是可控的.此外还有同轴线(Zc=50Ω,75Ω)和双绞线(Zc=110Ω)

线路阻抗用 时域反射计(TDR)测试

对于目前《物联网与智能设备:EMI的分析与设计技巧》,阿杜老师推荐的高速时钟的减小时钟骚扰的方法:采用扩谱时钟技术!

作者:杜佐兵

« 上一篇:基于云计算核心的热网节能自动化控制系统
» 下一篇:没有了

娱乐八卦
频道推荐